近日，588888纽约国际官方网站2020级本科生周可行作为第一作者，在加拿大多伦多举行的第56届微架构国际研讨会（56th International Symposium on Microarchitecture，MICRO‘56）上发表1篇论文，论文的成果主要关于芯片仿真优化。据统计，这是中国大陆第一篇本科生为第一作者发表在MICRO上的论文。

Khronos: 合并内存访问以改进寄存器传输级仿真

该工作以《Khronos: Fusing Memory Access for Improved RTL Simulation》发表，本科生周可行为第一作者，通讯作者是集成电路学院梁云研究员。

寄存器传输级（RTL）仿真是芯片设计流程中重要的一个步骤。根据统计，芯片设计70%的时间用在仿真和验证，其中大约30%的时间是RTL仿真。目前，软件RTL仿真器因为其灵活性高和调试能力强，在RTL仿真中起到重要的作用。然而，目前最先进的仿真器平均消耗45%的指令做内存访问，消耗了大量的时间，并拖慢了整体的性能。针对仿真的内存优化，梁云小组提出了Khronos仿真器。Khronos发现并利用连续的时钟周期内，内存访问的时间局部性。通过融合这些访问，内存访问可以得到大幅度的减小，从而提高整体性能。该仿真器通过发现跨周期的数据依赖分析，对时钟边缘的寄存器等内存读写做合并优化，实现更高效的芯片仿真。为了优化跨周期的内存读写，Khronos将数据依赖建模为整数线性约束、非线性目标函数的优化问题。通过迭代进行线性化和对偶化，可以在较快时间内求出问题的较优解。与最新的仿真器相比，Khronos能够减少最高88%内存访问，提供2.0（最高4.2倍）的加速。

背景链接

在芯片制作的流程中，好的工艺和设计自动化（EDA）工具构成了芯片的躯体，决定了芯片的性能极限；而体系结构则是芯片的大脑，负责控制芯片的组织架构，以充分发掘芯片的性能。由电气电子工程师协会（IEEE）和美国计算机学会（ACM）共同举办的微架构国际研讨会（MICRO）是最富有影响力的微架构领域国际会议之一。该会议是展示、讨论和辩论先进计算和通信系统微体系结构思想和技术的顶级论坛。会议旨在结合学术界与工业界的不同观点，讨论面向未来的芯片架构。MICRO与计算机架构国际研讨会（ISCA）共同被认为是体系结构领域最重要的两个会议。今年，MICRO为第56届会议，于2023年10月28日到11月1日在加拿大多伦多举行。