教育/科研/工作经历
2019-2020，美国芯科科技公司（Silicon Laboratories Inc.），低功耗物联网芯片设计工程师
2014-2019，美国德克萨斯大学奥斯汀分校，计算机和电子工程，博士学位
2010-2014，复旦大学，微电子，学士学位
主要研究方向
在先进集成电路工艺下，通过创新的电路架构和设计方法学，设计和实现下一代模拟和混合信号集成电路芯片与系统，致力于解决前沿模拟和混合信号芯片设计的核心问题，推动包括智慧物联网应用、高速高精度数据转换器、模拟和混合信号存算融合系统等在内的应用。研究重点包括：
-
超高能效传感器接口电路与系统设计
-
高速高精度数据转换器（ADC和DAC）设计
-
高性能模拟和混合信号电路设计和版图综合自动化
-
模拟和混合信号处理在存内计算中的应用
本课题组长期招收博士后研究员、硕士/博士研究生、本科生，欢迎感兴趣的同学和年轻学者联系：linxiao.shen@pku.edu.cn
研究概况
主要从事模拟和混合信号集成电路芯片设计，和下一代基于设计和版图综合自动化的设计方法学研究。近几年以第一作者和通讯作者身份在International Solid-State Circuit Conference (ISSCC)，Journal of Solid-State Circuits (JSSC)，和IEEE Symposium on VLSI Circuits等旗舰期刊和会议发表学术论文，在美国申请两项专利，并获得国际固态电路学会博士成就奖（SSCS Pre-Doctoral Achievement Award）等荣誉，同时担任JSSC、TCAS-I和TCAS-II等期刊的审稿人。
代表性论文
1.
L. Shen, Y. Shen, Z. Li, W. Shi, X. Tang, S. Li, W. Zhao, M. Zhang, Z. Zhu, and N. Sun, "A Two-Step ADC with a Continuous-Time SAR Based First Stage,'' in IEEE Journal of Solid-State Circuits (JSSC), vol. 54, no. 12, pp. 3375-3385, Dec. 2019.
2.
L. Shen, N. Lu, and N. Sun, "A 1-V 0.25-uW Inverter Stacking Amplifier With 1.07 Noise Efficiency Factor,'' in IEEE Journal of Solid-State Circuits (JSSC), vol. 53, no. 3, pp. 896-905, March 2018.
3. X. Tang,
L. Shen*, B. Kasap, X. Yang, W. Shi, A. Mukherjee, D. Pan, and N. Sun, “An Energy-Efficient Comparator with Dynamic Floating Inverter Pre-Amplifier,” in IEEE Journal of Solid-State Circuits (JSSC), vol. 55, no. 4, pp. 1011-1022, April 2020. (* Corresponding author)
4.
L. Shen, Z. Gao, X. Yang, W. Shi, N. Sun, "27.7 A 79dB-SNDR 167dB-FoM Bandpass ΔΣ ADC Combining N-Path Filter with Noise-Shaping SAR," 2021 IEEE International Solid- State Circuits Conference - (ISSCC), San Francisco, CA, USA, 2021, pp. 382-384..
5.
L. Shen, Y. Shen, X. Tang, C. Hsu, W. Shi, S. Li, W. Zhao, A. Mukherjee, and N. Sun, ''A 0.01mm2 25uW 2MS/s 74dB-SNDR Continuous-Time Pipelined-SAR ADC with 120fF Input Capacitor," 2019 IEEE International Solid- State Circuits Conference - (ISSCC), San Francisco, CA, USA, 2019, pp. 64-66.
6.
L. Shen, A. Mukherjee, S. Li, X. Tang, N. Lu, and N. Sun, "A 0.6-V Tail-Less Inverter Stacking Amplifier with 0.96 PEF and Chopping," 2019 Symposium on VLSI Circuits, Kyoto, Japan, 2019, pp. C144-C145.
7.
L. Shen, N. Lu, and N. Sun, "A 1V 0.25uW Inverter-Stacking Amplifier With 1.07 Noise Efficiency Factor,'' 2017 Symposium on VLSI Circuits, Kyoto, 2017, pp. C140-C141.
